[市場動向]
NEC、量子アニーリングマシンの演算性能向上でオーストリアのベンチャー企業PQCと協業
2021年2月10日(水)日川 佳三（IT Leaders編集部）
NECは2021年2月10日、量子コンピュータを実現する方式の1つ「組み合わせ最適化」問題を高速に解く量子アニーリングの分野で、オーストリアの同分野ベンチャー企業Parity Quantum Computing（PQC）と協業を開始したと発表した。NECが2023年の実用化を目指して開発中の超電導パラメトロン素子を用いた量子アニーリングマシンに、PQC独自の量子ビット間結合技術「ParityQCアーキテクチャ」を実装する。すべての量子ビットが結合した「全結合」状態を維持したまま量子ビットの集積度を高められ、量子アニーリングマシンの演算性能が向上するとしている。
量子アニーリングは、量子コンピュータを実現する方式の1つで、無数にある選択肢の中から最適な組み合わせを導出する「組み合わせ最適化」問題を高速に解くことができる。NECは、2023年の実用化を目指して、専用の超伝導量子回路として超伝導パラメトロン素子を採用した量子アニーリングマシンを開発している（関連記事：超伝導素子で量子アニーリングマシンを高速化、NECが優位性をアピール）。
今回、NECは量子アニーリングマシンの性能を向上させる技術として、オーストリアの量子コンピュータ分野のベンチャー企業であるParity Quantum Computing（PQC）と協業した。NECが2023年の実用化を目指して開発中の量子アニーリングマシンに、PQCの量子ビット間結合技術「ParityQCアーキテクチャ」を実装することで、量子アニーリングマシンの演算性能が向上するとしている。
写真1：超伝導パラメトロン素子の外観拡大画像表示
量子アニーリングでは、計算を行う最小単位である量子ビットの数や、量子ビット間の結合数が増えるほど、より規模の大きな組み合わせ最適化問題を解くことができる。
NECの超電導パラメトロン素子（写真1）とParityQCアーキテクチャを組み合わせることで、理論的にはすべての量子ビットが結合した「全結合」状態を維持したまま量子ビットの集積度を高めることができるとしている。
両社は、今回の理論、すなわち、すべての量子ビットが結合した全結合状態を維持したまま量子ビットの集積度を高めることができるという理論を、量子アニーリングマシンのプロトタイプを用いて実証していく。NECによれば、これまでParityQCアーキテクチャを量子アニーリングマシンに実装した例はなく、今回の協業が世界で初めての試みだとしている。
●Next：NECが開発する量子アニーリングマシンの特徴
会員登録（無料）が必要です
