NECは2022年3月17日、超伝導パラメトロン素子を用いた量子アニーリングマシンの性能を高める工夫として、多ビット化が容易な方式を採用したハードウェアの基本ユニットを開発したと発表した。実際に同基本ユニットを用いてアニーリング動作の実証に成功した。開発した基本ユニットをタイル状に敷き詰めることで、容易に多ビット化が可能としている。多ビット化の方式として、オーストリアのベンチャー企業、Parity Quantum ComputingのLHZ方式を採用した。
NECは、2023年の実用化を目指して、専用の超伝導量子回路として超伝導パラメトロン素子を採用した量子アニーリングマシンを開発している。量子アニーリングは、無数にある選択肢の中から最適な組み合わせを導出する「組み合わせ最適化」問題を高速に解く手法である（関連記事：超伝導素子で量子アニーリングマシンを高速化、NECが優位性をアピール）。
2021年2月には、量子アニーリングマシンの性能を向上させる技術として、オーストリアのベンチャー企業であるParity Quantum Computing（PQC）と協業した。超伝導パラメトロン素子を採用した量子アニーリングマシンに、PQCの量子ビット間結合技術を実装することで、量子アニーリングマシンの演算性能を向上させる試みである（関連記事：NEC、量子アニーリングマシンの演算性能向上でオーストリアのベンチャー企業PQCと協業）。
図1：動作の実証に成功した基本ユニットの写真（左、一部加工）と、多ビット化時の模式図（右）（出典：NEC）拡大画像表示
NECは今回、PQCが開発した量子ビット間結合技術を実装したハードウェアを開発し、組み合わせ最適化問題を量子アニーリングで解いた。最近接の量子ビット間の結合だけで全結合の問題を扱えるようにする変換方式「LHZ方式」を採用しており、4つの量子ビットと中央の結合回路で構成する基本ユニットをタイル状に敷き詰めるだけで多ビット化できる（図1）。
また、タイル状に並べて配置した各基本ユニットと外部の機器を効率的に接続するための3次元構造技術も開発し、同構造での超伝導パラメトロンの動作を実証した（図2）。
図2：タイル状に並べて配置した各基本ユニットと外部の機器を効率的に接続するための3次元構造の概略図（出典：NEC）拡大画像表示
